Вторая петля ФАПЧ в схеме с применением DDS

Данная статья служит заключением двум предыдущим темам "Доработка синтезатора ЕU1СС и возможность его применения в приёмо-передающей радиолюбительской аппаратуре" от 13-3-2005 и "Ещё раз про DDS" от 1-05-2005.

В данной статье будет описан готовый фазовый детектор и его применение в радиолюбительских конструкциях.

Принципиальная полная электрическая схема приведена выше. Преимущество данной схемы над другими конструкциями состоит в том что, в качестве фазового детектора применён элемент типа 74ACT74 http://www.alldatasheet.co.kr/datasheet-pdf/view/FAIRCHILD/74ACT74.html

Из предложенных источников производителя, при работе с напряжением 5 вольт диапазон рабочих частот на входах CLK возможен до 160 мегагерц, что полностью избавляет от надобности применения делителей частоты с применением счётчиков и тем самым постоянная проблема фазового шума в схемах синтеза частот полностью и целиком зависит от активного фильтра в цепи корректировки напряжения настройки. Фильтр или как его ещё принято называть LOOP FILTER, включён для решения 3-х задачь одновременно:

• погасить все частотные составляющие делителей N/M/P,P+1/A & R в PLL.

• выбрать показатель фазового шума из двух источников сравниваемого сигнала REF или VCO, и тем самым "вытащить" наружу лучший из двух источников.

• третья задача - она представляет самую большую сложность и является компромиссом 2-х выше стоящих. Она занимается временем "успокоения" перестроенного сигнала или SETTLING TIME. Исходя из того, что линия VT является самой чувствительной точкой во всей схеме синтесайзера частот, от выбора порядка активного или пассивного фильтра будет зависеть его способность "очистить" все спуриусы делителей и тем самым при перестройке на другую частоту, от сложности фильтра зависит время установки выбранной частоты.

Другими словами фильтр попроще не создаст задержки времени перестройки но и создаст опасность наложить побочные помехи на линию настройки VCO.

Во всех статьях я затрагивал тему фазового шума, которая на мой взгляд является если не самой важной то очень важной темой при проэктирование и постройке синтесайзеров частот.

Я в кратце попытаюсь разъяснить что это такое и почему это важно. Измерение показателя фазового шума или SSB Phase Noise производят по логарифмической шкале с постоянной отсечкой частот от половины пика измеряемого сигнала. Половина пика это из-за SSB. Из-за того что генератор постоянно "двигает" свой выходной сигнал вправо-влево от настроенной частоты, создаётся JITTER. Сама плотность составляющих JITTER и есть PHASE NOISE.

Граф поясняющий понятие об SETTLING TIME

Граф поясняющий понятие фазового шума.

Чем выше будет "Чистый динамический диапазон", тем проще получить лучшую чувствительность приёмного устройства, т.е. сам гетеродин не вносит побочных шумов близких к принимаемому сигналу. Отсюда ясно что отклонение от пика основной частоты генератора должно быть как можно меньше и это обеспечит желаемый результат.

Tак-же желательно не применять в схемах активного LOOP FILTERa такие элементы как LM-358 или MC-1741. Строго рекомендуется использовать операционный усилитель с показателем Input Voltage Noise не более 4 nV/(Hz)^0,5. Это микросхемы типа OP-27 или CLC430. http://www.national.com/pf/CL/CLC430.html http://web.mit.edu/6.301/www/OP27c.pdf

Наглядный пример того как выглядит сигнал гетеродина очень высокого качества.

Теперь вернёмся к схеме. Как уже было сказано данный фазовый детектор способен принять на свои два входа сигналы частот до 160 мегагерц, что позволяет применить новый вид DDS AD9951, способный получить CLK с частотой в 500 мегагерц и выходной сигнал в пределах 160 мегагерц. Данная схема позволяет быть успешно применённой в обоих вышеупомянутых статьях. Если применить эту схему в первом случае (синтезатор EU1CC) изменения будут такими : разделяем генератор PICа от DDS, изменяем частоту генератора для DDS, повышая частоты кристаллического генератора до 33,3333 мегагерц. Тем самым умножение на х6 - внутренняя функция DDS позволит получить на выходе DDS половину частоты генератора = 33,333 мегагерц X 6 = 199,999999 : 2 = 99,99999 мегагерц. Существует надобность в изменении программы процессора. Замечу, что фазовый детектор схемы с активны, фильтром и делителями частоты отподают.

Для более "тщательной" чистки есть дополнительный варианты пассивного фильтра 3-го порядка. См. схему ниже.

Позволю уточнить, что для шага перестройки уже чем 1 килогерц следует рассчитать фильтр так, что бы он поддерживал стабильную работу всей схемы и не позволил бы предотвратить "защёлкивание" VCO на выбранной частоте.

Во втором случае - статья "Ещё раз про DDS", имеют место применения схемы фазового детектора и двух примеров генераторов контролируемых напряжением. Первый из них промышленного типа от фирмы MINICIRCUITS POS-50 http://www.minicircuits.com/cgi-bin/spec?cat=vco&model=POS-50&pix=a06.gif&bv=4

Start fRF	Stop fRF	fIF	fLO	Convertion type
1,8 Mhz	1,9 Mhz	21,4 Mhz	23,2 ~ 23,4 Mhz	Up Convertion
3,5 Mhz	3,8 Mhz	21,4 Mhz	24,9 ~ 25,2 Mhz	Up Convertion
5,3 Mhz	5,5 Mhz	21,4 Mhz	26,7 ~ 26,9 Mhz	Up Convertion
7,0 Mhz	7,3 Mhz	21,4 Mhz	28,4 ~ 28,7 Mhz	Up Convertion
10,0 Mhz	10,2 Mhz	21,4 Mhz	31,4 ~ 31,6 Mhz	Up Convertion
14,0 Mhz	14,35 Mhz	21,4 Mhz	35,4 ~ 35,75 Mhz	Up Convertion
18,06 Mhz	18,2 Mhz	21,4 Mhz	39,46 ~ 39,6 Mhz	Up Convertion
21,0 Mhz	21,45 Mhz	21,4 Mhz	42,4 ~ 42,85 Mhz	Up Convertion
24,8 Mhz	25,0 Mhz	21,4 Mhz	46,2 ~ 46,4 Mhz	Up Convertion
28,0 Mhz	30,0 Mhz	21,4 Mhz	49,4 ~ 51,4 Mhz	Up Convertion

Один из примеров расчёта частот с использованием стандартного кристаллического фильтра на 21,4 мегагерца. Соответственно частота ПЧ=21,4 мегагерца. Данный расчёт предназначен для для схемы с преобразованием "вверх ". Данный вариант соответствует применению VCO POS-50, который вполне может удовлетворить требования к радиолюбительской аппаратуре и не только домашнего изготовления. Из справочных данных об POS-50 видно что диапазон частот перестройки лежит как-раз в пределах указанных в таблице выше. Vt=1~16V ; FVCO=23~51,7 ; Следует напомнить, что при использование данного варианта необходимо подать правильное напряжение на питание активного фильтра CLC430/OP-27. Я предусмотрел использование подключения типа RAIL-to-RAIL +12-0- -12 на печатной плате схемы ФАПЧ, так что когда появится надобность применить двойной источник питания на +/-12в, следует убрать резистор - перемычку с номиналом в 1 Ом от земли и подключить к контакту -12 вольт. Вместо резистора нужно припаять конденсатор с ёмкостью в 100 nF. DDS так-же должен быть настроен на 23~52 MHz.

VCO для перекрытия частот 74~105 мегагерц.

Во втором варианте применяют следующую схему VCO для перекрытия частот 74~105 мегагерц. 12 варикапов применены с целью улучшения показателя фазового шума. Применение 2-х генераторов требует извлечь из схемы по статье "Ещё раз про DDS" низкочастотный фильтр существующий на плате и MMIC Amp. (ERA-3sm). В место них нужен полосовой фильтр на заданную частоту.

Применение второй петли ФАПЧ в двух вышеописанных конструкциях требует тщательной подгонки низкочастотных фильтров а так-же имеет место применения полосовых фильтров 5-го или 7-го порядка тубулярной структуры с расчётом 50-ти омной нагрузки/сигнала

Пример печатного монтажа и расположение компонентов для вышеописанной схемы ФАПЧ.

Успехов всем и всех благ!
Шафир Леонид, Израиль.