Синтезатор частоты для УКВ радиоприемника
М. ОЗОЛИН, с. Красный Яр Томской обл.
В последние годы наметилась тенденция к применению синтезаторов частоты в УКВ приемниках взамен обычных перестраиваемых гетеродинов. Синтезаторы обеспечивают высокую точность и стабильность настройки. Описание конструкции, пригодной для повторения и не требующей программируемого микроконтроллера, автор и предлагает в этой статье.
Устройство предназначено для УКВ радиоприемника с диапазоном 88— 108 МГц и промежуточной частотой 10,7 МГц, в котором частота гетеродина выше частоты принимаемого сигнала. Столкнувшись с трудностями написания управляющей программы микроконтроллера AVR для диапазона 88— 108 МГц, я разработал синтезатор частоты на микросхеме LM7001 для указанного выше диапазона, не содержащий микросхем, требующих программирования.
Схема синтезатора
Устройство состоит из двух блоков — синтезатора и узла управления. Схема синтезатора показана на рис. 1. Он собран на микросхеме LM7001 (DA1). Частота внутреннего генератора стабилизирована кварцем на 7,2 МГц. Управление микросхемой LM7001 осуществляется сигналами последовательного кода по линии DATA (выв. 5 DA1), сопровождаемыми импульсами синхронизации на входе CL (выв. 4 DA1) и разрешения записи на входе СЕ (выв. 3 DA1) [1,2]. Последовательный (24-разрядный) код управления формируют три сдвиговых регистра DD1—DD3. Сигналы синхронизации и разрешения записи как для регистров DD1—DD3, так и для приемного сдвигового регистра микросхемы DA1 формируют двоичный счетчик DD4, логический элемент ЗИ (диоды VD1—VD3 и резистор R3) и три логических элемента микросхемы DD5 из образцового сигнала частотой 400 кГц, снимаемого с выхода SC (выв. 6 "открытый сток") микросхемы DA1. Согласно справочным данным [1, 3] сигналы синхронизации сдвиговых регистров DD1—DD3 и приемного регистра микросхемы DA1 противофазны. Поэтому сигналы с тактовых входов (вывод 2) регистров DD1—DD3 перед подачей на тактовый вход приемного сдвигового регистра микросхемы DA1 проинверти-рованы элементом DD5.3. Входы не используемого элемента микросхемы DD5 (выводы 1 и 2) подключают либо к общему проводу, либо к шине +5 В.
Рис. 1
Сигналы управления регистрами формируются так. После обнуления счетчика DD4 и поступления 24-х импульсов с его вывода 7 на выводах 12 и 13 будет установлен высокий уровень. Низкий уровень на выходе элемента DD5.1 разрешит асинхронную загрузку. Так как в этом случае на выводе 5 элемента DD5.2 также низкий уровень, прохождение 25-го импульса синхронизации через элемент DD5.2 запрещено. После появления на выв. 7 DD4 26-го импульса (прохождение которого через элемент DD5.2 также запрещено) на выходе элемента ЗИ (точка соединения диодов VD1 —VD3 и резистора R3), а значит, и на входе R счетчика DD4 появится высокий уровень, обнуляющий счетчик DD4. В результате на выходе элемента DD5.1 возникает высокий уровень, фиксирующий данные и разрешающий их сдвиг. На выводе 5 DD5.2 также высокий уровень, разрешающий прохождение на тактовые входы регистров 24-х импульсов синхронизации.
На выводе 11 регистра DD3 высокий уровень, поэтому в микросхеме DA1 включен режим FM [1]. Низкий уровень на выводах 12—14 регистра DD3 определяет шаг частотной сетки — 100 кГц, а высокий уровень на выводе 3 DD3 задает генерацию на выходе BS1 (выв. 7 DA1) с открытым стоком импульсов частотой 8 Гц. В цепь стока включен свето-диод HL1 с токоограничительным резистором R1. По миганию светодиода осуществляют визуальный контроль за правильностью формирования импульсов, необходимых для работы регистров DD1—DD3 и приемного сдвигового регистра микросхемы DA1. Так как управление внешними устройствами не предусмотрено, выводы 4—6 регистра DD3 соединены с общим проводом.
Пределы перестройки частоты гетеродина выбраны равными 98,5—119 МГц. При этом РПЧ = 10,7 МГц приемник перекроет диапазон 87,8—108,3 МГц. Если шаг частотной сетки равен 100 кГц, коэффициент деления программируемого делителя микросхемы DA1 должен изменяться от 985 до 1190, или от ЗС9 до 4А6 (hex), или от 0011 1101 1001 до 0100 1010 0110(bin). Исходя из этого, три старших разряда, управляющих коэффициентом деления частоты (выводы 3,13,14) регистра DD2, установлены в нулевое состояние. Выводы 11 и 12 регистра DD2 — тестовые разряды. Они должны быть всегда установлены в нулевое состояние. Код, установленный на всех информационных входах регистра DD1, а также на выводах 6, 5 и 4 регистра DD2, определяет коэффициент деления программируемого делителя частоты микросхемы DA1. Логические уровни на указанных выше входах регистров DD1 и DD2, изменяют с помощью блока управления в указанных выше пределах (985—1190). Гетеродин (ГУН) собран на транзисторе VT2 по схеме с емкостной обратной связью через конденсатор С11. С резистора R7 через конденсатор С5 сигнал ГУНа подан на вход (выв. 11) программируемого делителя частоты микросхемы DA1. Частотозадающим элементом ГУНа служит контур L1C12C13VD4, резонансная частота которого зависит от управляющего напряжения на варикапе VD4. Крутизна перестройки ГУН — около 2 МГц/В.
На транзисторе VT1 собран активный инвертирующий ФНЧ, нагрузка которого — резистор R6, с которого инвертированный сигнал через интегрирующую цепь R9C9 поступает на неинвертирующий усилитель с коэффициентом усиления напряжения 2,2 (Ку= 1+R11/R8). Через резистор R13 сигнал ошибки с выхода ОУ DA2 подан на варикап VD4, замыкая петлю ФАПЧ. Каскад на транзисторе VT3 — буферный.
Схема блока управления показана на рис. 2. При включении питания дифференцирующая цепь R4C2 формирует импульс разрешения записи двоичного кода в буферные регистры счетчиков DD2—DD4 со входов параллельной загрузки. При этом на выходах DD2—DD4 будет двоичный код десятичного числа 985, соответствующего минимальной частоте гетеродина, а на выходе элемента DD1.1 присутствует низкий уровень, поэтому диод VD1 открыт и работа "минусового" генератора, собранного на элементе DD1.2, запрещена. При нажатии на кнопку SB3 на выводе 9 элемента DD1.3 будет высокий уровень, разрешающий работу "плюсового" генератора, собранного на элементе DD1.3. При этом на входах управления направлением счета счетчиков DD2—DD4 уровень высокий. На выводе 12 буферного элемента DD1.4 тоже высокий уровень, разрешающий прохождение импульсов генератора на элементе DD1.3 на тактовые входы счетчиков DD2—DD4. При достижении последними двоичного кода, соответствующего числу 1190, диоды VD12—VD16 будут закрыты, открывая транзистор VT2 и блокируя работу генератора на элементе DD1.3. При этом работа счетчиков на сложение запрещена, а на вычитание разрешена до числа 985. Нажатием на кнопку SB1 (при любом текущем состоянии) загружают в буферные регистры счетчиков DD2—DD4 двоичный код, соответствующий числу 985, устанавливая минимальное значение частоты гетеродина. В результате кнопками SB3 и SB2 осуществляется сканирование вверх и вниз соответственно, а кнопкой SB1 — установка минимального значения частоты гетеродина. Конденсаторы СЗ и С5 подавляют импульсы "дребезга" контактов кнопок SB2 и SB3 соответственно.
Рис. 2
ЛИТЕРАТУРА
1. Темерев А. Микросхемы серии LM7001 для синтезатора частот. — Радио, 2003, № 4, с. 49, 50.
2. Темерев А. УКВ синтезатор частот. — Радио, 2003, № 4, с. 62—64.
3. Алексеев С. Применение микросхем серии К555. — Радио, 1988, № 4, с. 40—42.
Радио 11-2005