MC145151-2 and MC145152-2 PLL Frequency Synthesizers<br>

MC145151-2 and MC145152-2
PLL Frequency Synthesizers
(CMOS)

Устройства, описанные в этом документе, обычно используется как маломощный синтезатор, с фазовой автоподстройкой частоты. В сочетании с внешним ФНЧ фильтром и генератором, управляемым напряжением, эти устройства могут обеспечить все функции до предельной частоты работы устройства. Для работы с более высокой частотой VCO используйте понижающий микшер или делитель между VCO и микросхемой синтезатора.

Эти микросхемы частоты могут найти применение в следующих приложениях:

Содержание
1 MC145151-2 с параллельным входом (интерфейсы с одномодульными предделителями)
1.1 Возможности
1.2 Описание контактов
1.3 Типичные приложения
2 MC145152-2 с параллельным входом (интерфейсы с двухмодульными предделителями)
2.1 Особенности
2.2 Описание контактов
2.3 Типичные приложения
3 Электрические характеристики MC145151-2 и MC145152-2
4 Рекомендации по проектированию
4.1 Контур фазовой автоподстройки частоты - конструкция фильтра нижних частот
4.2 Рекомендации по использованию кварцевого осциллятора
4.3 Предварительное масштабирование двойного модуля упругости
5 Размеры упаковки
1. MC145151-2 с параллельным входом (интерфейсы с одномодульными предделителями)
MC145151-2 программируется 14 линиями параллельного ввода данных для счетчика N и тремя линиями ввода для счетчик R. Устройство имеет состоять из опорного генератора, выбираемые-делитель опорной частоты, цифровой фазовый детектор и 14-битный программируемый счетчик деления на N.

MC145151-2 - это улучшенная замена MC145151-1. Мощность потребление снизилось, а характеристики ESD и фиксации улучшились.
1.1 Особенности

Диапазон рабочих температур: от -40 до 85 ° C
Низкое энергопотребление за счет использования технологии CMOS
Диапазон питания от 3,0 до 9,0 В
По графику или с Chip Ссылка Осциллятор работы
Блокировка сигнала обнаружения
Доступен выход ÷N счетчика
Одномодульное/параллельное программирование
8 Выбирается пользователем/ Значения ÷R: 8, 128, 256, 512, 1024, 2048, 2410, 8192
Диапазон ÷N = от 3 до 16383
«Линеаризованный» цифровой фазовый детектор улучшает линейность передаточной функции
Два варианта сигнала ошибки: односторонний (с тремя состояниями) или двусторонний
Сложность микросхемы: 8000 полевых транзисторов или 2000 эквивалентных вентилей

Рисунок 1. Обозначение выводов

Рисунок 2. Блок диаграмма MC145151-2
ПРИМЕЧАНИЕ. Входы N0 - N13 и входы RA0, RA1 и RA2 имеют подтягивающие резисторы, которые не показаны.
1.2 Описание выводов
1.2.1 Входные выводы
f_in
Вход частоты (Pin 1)
Вход в ÷N часть синтезатора. плавник обычно выводится из контура ГУН и подключается по переменному току к устройству. Для сигналов с большей амплитудой (стандартные логические уровни КМОП) может использоваться связь по постоянному току.
RA0 - RA2
Ссылочный адресные входы (выводы 5, 6, 7)
Эти три входа устанавливают код, определяющий одно из восьми возможных значений деления для общего задания. разделитель, как определено в таблице ниже.

Подтягивающие резисторы гарантируют, что входы, оставленные открытыми, остаются на уровне логической 1 и требуют только переключателя SPST для перевода данных в нулевое состояние.

N0 - N11
N входов программирования счетчиков (контакты 11-20, 22-25)
Эти входы предоставляют данные, которые предварительно установлены в? N счетчик, когда он достигает счетчика нуля. N0 - это наименее значимый, а N13 - наиболее значимый. Подтягивающие резисторы гарантируют, что входы, оставленные открытыми, остаются при логической 1 и требует только переключателя SPST для перевода данных в нулевое состояние.
Т/Р
Вход сумматора смещения передачи/приема (контакт 21)
Этот вход управляет смещением, добавляемым к данным, предоставленным на N входах. Обычно это используется для компенсации частоту ГУН на величину, равную частоте ПЧ трансивера. Это смещение зафиксировано на 856 когда T/R низкий, и не дает смещения, когда T/R высокий. Подтягивающий резистор гарантирует, что соединение не будет отображаются как логическая 1, не вызывая сложения смещения.
OSC_in, OSC_out
Генератор опорной частоты вход/выход (выводы 27, 26)
Эти контакты образуют встроенный опорный генератор при подключении к клеммам внешнего параллельного резонансный кристалл. Конденсаторы установки частоты соответствующего номинала должны быть подключены от OSC_in к земля и OSC_out на землю. OSC_in также может служить входом для внешнего сигнала. Этот сигнал обычно связан по переменному току с OSC_in, но для сигналов с большей амплитудой (стандартная логика CMOS уровней) также может использоваться связь по постоянному току. В режиме внешнего задания подключение к OSCout не требуется.
1.2.2 Выходные выводы
PD_out
Выход фазового детектора А (контакт 4)
Трехпозиционный выход фазового детектора для использования в качестве сигнала ошибки контура. Также доступны двусторонние выходы для этой цели (см.φ_V и φ_R).
Частота f_V > f_R или f_V опережение: отрицательные импульсы
Частота f_V < f_R или f_V запаздывание: положительные импульсы
Частота f_V = f_R и совпадение фаз: состояние с высоким импедансом
φ_R, φ_V
Выход фазового детектора B (контакт 8, 9)
Эти выходы фазового детектора могут быть объединены извне для сигнала ошибки контура. Несимметричный выход также доступен для этой цели (см. PD_out).

Если частота f_V больше f_R или если фаза f_V является опережающей, то информация об ошибке предоставляется с помощью φV пульсирующий низкий. φR остается существенно высоким.

Если частота f_V меньше f_R или если фаза f_V отстает, то информация об ошибке предоставляется с помощью φ_R пульсирующий низкий. φ_V остается существенно высоким.

Если частота f_V = f_R и оба находятся в фазе, то оба φ_V и φ_R остаются высокими, за исключением небольшого минимальный период времени, когда оба импульса находятся в низкой фазе.
f_V Выход счетчика N (контакт 10)
Это буферизованный вывод команды cчетчик ÷N, который внутренне подключен к входу фазового детектора. С участием этот выход доступен, Счетчик ÷N можно использовать независимо.
LD
Выход детектора блокировки (контакт 28)
По существу высокий уровень, когда петля заблокирована (f_R, f_V той же фазы и частоты). Низкие импульсы при петле вне блокировки.
1.2.3 Источник питания
VDD
Положительный источник питания (контакт 3)
Положительный потенциал источника питания. Этот вывод может находиться в диапазоне от +3 до +9 В относительно VSS.
VSS
Отрицательный источник питания (контакт 2)
Самый отрицательный потенциал предложения. Этот штифт обычно заземлен.
1.3 Типичные приложения

Рисунок 3. Генератор диапазона 5 - %,5 МГц с шагом перестройки 1 КГц

Рисунок 4. Синтезатор для диапазонов UHF наземной мобильной радиосвязи
ПРИМЕЧАНИЯ:
1. f_R = 4,1667 кГц; ÷_R = 2410; Подвод низких частот 21,4 МГц во время приема.
2. Показанные значения частот относятся к диапазону 440–470 МГц.
Аналогичная реализация применима к полосе 406–440 МГц.
Для 470-512 МГц, рассмотрим опорную частоту генератора X9 для инжекционного смесителя сигнала (90,3750 МГц).
2. MC145152-2 с параллельным входом (интерфейсы с двухмодульными предделителями)
MC145152-2 запрограммирован шестнадцатью параллельными входами для счетчиков N и A и тремя входными линиями для счетчика R. Устройство имеет состоять из опорного генератора, выбираемый-делитель опорной частоты, два-выход фазового детектора, 10-битного программируемого деления на N счетчика, и 6-бит программируемый деления на счетчик.

MC145152-2 - это улучшенная замена MC145152-1. Снизилось энергопотребление, улучшились характеристики электростатического разряда и фиксации.
2.1 Особенности

Диапазон рабочих температур: от -40 до 85 ° C
Низкое энергопотребление за счет использования технологии CMOS
Диапазон питания от 3,0 до 9,0 В
On/Off-Chip работа эталонного осциллятора
Сигнал обнаружения блокировки
Двойной модуль/параллельное программирование
8 выбираемых пользователем значений ÷R: 8, 64, 128, 256, 512, 1024, 1160, 2048
÷N диапазон = от 3 до 1023,÷A диапазон = от 0 до 63
Сложность микросхемы: 8000 полевых транзисторов или 2000 эквивалентных вентилей

Рисунок 6. Блок-схема MC145152-2.
ПРИМЕЧАНИЕ: N0 - N9, A0 - A5 и RA0 - RA2 имеют подтягивающие резисторы, которые не показаны.
2.2 Описание выводов
2.2.1 Входные выводы
f_in
Вход частоты (вывод 1)
Вход по положительному фронту срабатывает счетчики ÷N и ÷A. плавник обычно получается из двойного модуля прескалер и подключен к устройству по переменному току. Для сигналов с большей амплитудой (стандартные логические уровни CMOS). Может использоваться связь по постоянному току.
RA0, RA1, RA2
Ссылочный адресные входы (выводы 4, 5, 6)
Эти три входа устанавливают код, определяющий одно из восьми возможных значений деления для общего задания. разделитель. Общие контрольные значения деления следующие:

N0-N9
N входы для программирования счетчиков (контакты 11-20)
Входы N предоставляют данные, которые предварительно устанавливаются в счетчик ÷N, когда он достигает счетчика 0. N0 - это наименьшая значащая цифра, а N9 - наиболее значимая. Подтягивающие резисторы гарантируют, что входы, оставленные открытыми, остаются при логической 1 и требует только переключателя SPST для перевода данных в нулевое состояние.
A0-A5
A входы программирования счетчика (контакты 23, 21, 22, 24, 25, 10)
Входы A определяют количество тактов f_in, для которых требуется логический 0 на выходе MC (см. Раздел 4.3, «Предварительное масштабирование двойного модуля упругости» на стр. 21). Все входы A имеют внутренние подтягивающие резисторы, которые убедитесь, что входы, оставленные открытыми, останутся на логической 1.
OSC_in, OSC_out
Генератор опорной частоты вход/выход (выводы 27, 26)
Эти контакты образуют встроенный опорный генератор при подключении к клеммам внешнего параллельного резонансный кристалл. Конденсаторы установки частоты соответствующего номинала должны быть подключены от OSC_in к земля и OSC_out на землю. OSCin также может служить входом для внешнего сигнала. Этот сигнал обычно связан по переменному току с OSC_in, но для сигналов с большей амплитудой (стандартная логика CMOS уровней) также может использоваться связь по постоянному току. В режиме внешнего задания подключение к OSCout не требуется.
2.2.2 Выходные выводы
φ_R, φ_V Выходы фазового детектора B (контакты 7, 8)
Эти выходы фазового детектора могут быть объединены извне для сигнала ошибки контура.
Если частота f_V больше f_R или если фаза f_V является опережающей, то информация об ошибке предоставляется φ_V пульсирует с низким уровнем. φ_R остается существенно высоким.
Если частота f_V меньше f_R или если фаза f_V отстает, то информация об ошибке предоставляется с помощью φ_R пульсирующий низкий. φ_V остается существенно высоким.
Если частота f_V = f_R и оба находятся в фазе, то оба φ_V и φ_R остаются высокими, за исключением небольшого минимальный период времени, когда оба импульса находятся в низкой фазе.
MC
Выход управления предварительным масштабированием с двумя модулями упругости (вывод 9)
Сигнал, генерируемый встроенной логической схемой управления для управления внешним двухмодульным предварительным делителем.
Уровень MC будет низким в начале цикла счета и останется низким до ÷A Счетчика имеет отсчитывается от его запрограммированного значения. В это время MC становится высоким и остается высоким до ÷N счетчик отсчитал оставшуюся часть пути от своего запрограммированного значения (N - дополнительные отсчеты, поскольку обе ÷N и ÷A ведут обратный отсчет в течение первой части цикла). MC затем понижается, счетчики предварительно устанавливаются на соответствующие запрограммированные значения, и повторяется вышеуказанная последовательность. Это предусматривает общее программируемое значение деления (NT) = N • P + A, где P и P + 1 представляют двухмодульный предварительный делитель разделите значения соответственно для высокого и низкого уровней MC, N - число, запрограммированное в Счетчик ÷N, а номер запрограммирован в Счетчик ÷A.
LD
Выход детектора блокировки (контакт 28)
По существу высокий уровень, когда петля заблокирована (f_R, f_V той же фазы и частоты). Низкие импульсы при петле вне блокировки.
2.2.3 Источник питания
VDD
Положительный источник питания (контакт 3)
Положительный потенциал источника питания. Этот вывод может находиться в диапазоне от +3 до +9 В относительно VSS.
VSS
Отрицательный источник питания (контакт 2)
Самый отрицательный потенциал питания. Этот вывод обычно заземлен.
2.3 Типичные приложения

Рисунок 7. Синтезатор для наземной мобильной радиосвязи в УКВ диапазонах
ПРИМЕЧАНИЯ:
1. Дополнительный генератор вне кристалла.
2. Выходы φR и φV подаются на внешний сумматор/контурный фильтр. См. Страницу "Контур фазовой автоподстройки частоты - ФНЧ" для дополнительной информации. Выходы φ_R и φ_V переключаются по схеме "rail-to-rail".
Следовательно, пользователь должен быть осторожен, чтобы не выйти за пределы входного диапазона синфазного сигнала операционного усилителя, используемого в сумматоре/контурном фильтре.

Рис. 8. 666-канальный управляемый компьютером синтезатор мобильного радиотелефона для сотовых радиосистем 800 МГц
ПРИМЕЧАНИЯ:
1.Приемник 1-й I.F. = 45 МГц, инжекция на стороне низких частот; Ресивер 2-й I.F. = 11,7 МГц, инжектор на стороне нижней боковой.
2. Дуплексный режим с разделением прием/передача 45 МГц.
3.f_R = 7,5 кГц; R = 2048.
4.N_total = N • 64 + A = от 27501 до 28166; N = 429-440; A = от 0 до 63.
5. Высокочастотные предделители могут использоваться для более высокочастотных реализаций VCO и f_ref.
6. Выходы φ_R и φ_V подаются на внешний сумматор/контурный фильтр. Дополнительную информацию см. На странице «Контур фазовой автоподстройки частоты - конструкция фильтра нижних частот». Выходы φ_R и φ_V переключаются по схеме "rail-to-rail". Следовательно, пользователь должен быть осторожен, чтобы не выйти за пределы входного диапазона синфазного сигнала операционного усилителя, используемого в сумматоре/контурном фильтре.
3. Электрические характеристики MC145151-2 и MC145152-2
Эти устройства содержат схему защиты для защиты от повреждений из-за высокого статического напряжения или электрического поля. Однако следует принимать меры предосторожности, чтобы избежать приложений с напряжением выше максимального. Номинальные напряжения для этих цепей с высоким импедансом. Для правильной работы V_in и Vout должен быть ограничен диапазоном VSS ≤ (Vin or Vout) ≤ VDD, кроме SW1 и SW2.

SW1 и SW2 могут быть связаны через внешние резисторы с напряжением до 15 В, независимо от источника питания. напряжение.

Неиспользуемые входы всегда должны быть привязаны к соответствующему уровню логического напряжения (например, VSS или VDD), за исключением для входов с подтягивающими устройствами. Неиспользуемые выходы должны быть оставлены открытыми.

Таблица 1. Максимальные режимы работы
(Напряжения, указанные в VSS)

1 Максимальные рейтинги - это те значения, при превышении которых устройство может быть повреждено. Функциональная операция должна быть ограничены пределами, указанными в таблицах электрических характеристик или в разделе «Описание контактов».
† Снижение температуры рассеиваемой мощности:
Пластиковый DIP: - 12 мВт/°C от 65 до 85°C
Пакет SOG: - 7 мВт/°C от 65 до 85°C

Таблица 2. Электрические характеристики
(Напряжения, указанные в VSS)

Таблица 3. DC Электрические характеристики
Таблица 4. AC Электрические характеристики (C_L = 50 pF, I_nput t_r = t_f = 10 ns)

Таблица 5. Требования к времени (I_nput t_r = t_f = 10 ns unless otherwise indicated)

Таблица 6. Частотные характеристики (Относительное напряжение к VSS, C_L = 50 пФ, вход t_r = t_f = 10 нс, если не указано иное)

Примечание: Обычно задержка распространения ФАПЧ от плавника до MC плюс время настройки предварительного делителя определяет верхнюю частоту предела системы. Верхний предел частоты находится по следующей формуле: f=P/(t_P+t_set), где f - верхняя частота в Гц, P - нижний из двух коэффициентов предварительного делителя модуля упругости, t_P - задержка распространения от плавника до MC в секундах, а t_set - время настройки предварительного делителя в секундах. Например, при питании 5 В задержка от плавника до MC составляет 70 нс. Если используется предварительный делитель MC12028A, время настройки составляет 16 нс. Таким образом, если используется соотношение 64/65, верхний предел частоты равен f=P/(t_P+t_set)=64/(70+16)=744 МГц.

Рисунок 11. Формы выходных сигналов фазового детектора/блокировки детектора
V_H = высокий уровень напряжения.
V_L = уровень низкого напряжения.
* В этот момент, когда и f_R, и f_V находятся в фазе, выходной сигнал приближается к среднему значению.
ПРИМЕЧАНИЕ: PD_out генерирует импульсы ошибки во время блокировки. Когда синхронизирован по фазе и частоте, выходной сигнал высокий, а напряжение на этом выводе определяется конденсатором фильтра нижних частот.
4. Рекомендации по проектированию
4.1 Контур фазовой автоподстройки частоты - конструкция фильтра нижних частот

Рисунок 12. Контур фазовой автоподстройки частоты - конструкция фильтра нижних частот.
ПРИМЕЧАНИЕ: Иногда R1 разделяется на два последовательных резистора, каждый R1 ÷2. Затем от средней точки до земли помещается конденсатор CC для дополнительной фильтрации φV и φR. Значение CC должно быть таким, чтобы частота среза этой сети существенно не влияла на ÷N.
Выходы φR и φV переключаются по схеме "rail-to-rail". Таким образом, пользователь должен быть осторожен, чтобы не выйти за пределы входного диапазона синфазного сигнала ОУ, используемый в сумматоре/контурном фильтре.
Определения:
N = общий коэффициент деления в контуре обратной связи
Кφ (Коэффициент усиления фазового детектора) = V_DD/4π для PD_out
Кφ (Коэффициент усиления фазового детектора) = V_DD/2π для φ_V и φ_R K_VCO (усиление VCO) = 2π∧ f_VCO/∧VVCO
для типичного дизайна w_n (собственная частота) = 2πfr/10 (на входе фазового детектора).
Коэффициент демпфирования:ς ≡ 1
4.2 Соображения по поводу кристаллического осциллятора
Следующие опции могут быть рассмотрены, чтобы обеспечить заданную частоту с частотой CMOS компании Freescale синтезаторы.
4.2.1 Использование гибридного кварцевого генератора
Имеющиеся в продаже кварцевые генераторы с температурной компенсацией (TCXO) или кварцевые генераторы данных тактовые генераторы обеспечивают очень стабильные опорные частоты. Осциллятор, способный опускаться и добывать 50 мкА на логических уровнях КМОП могут быть подключены к OSCin напрямую или по постоянному току. В целом самая высокая частота возможность достигается за счет использования прямоугольного сигнала с прямой связью, имеющего напряжение между рельсами (от VDD до VSS) качели. Если генератор не имеет логических уровней CMOS на выходах, емкостная связь или связь по переменному току с OSCin может быть использовано. OSCout, небуферизованный выход, следует оставить плавающим.
4.2.2 Создание справочника вне кристалла
Пользователь может разработать внешний кварцевый генератор, используя микросхемы, специально разработанные для приложений кварцевого генератора, или дискретные транзисторы. Опорный сигнал генератора передается по переменному току на OSC_in.

Для сигналов большой амплитуды (стандартные логические уровни КМОП) используется связь по постоянному току. OSCout, небуферизованный выход, следует оставить плавающим. Как правило, наивысшие частотные характеристики достигаются с прямоугольной волной с прямой связью, имеющей размах напряжения между фазами питания.
4.2.3 Использование схемы встроенного генератора
Усилитель на кристалле (цифровой преобразователь) вместе с соответствующим кристаллом может быть использован, чтобы обеспечить частоту опорного источника. Кристалл основной моды, параллельный резонанс при желаемой рабочей частоты, следует подключать, как показано на рисунке 13.

Для VDD = 5,0 В кристалл должен быть указан для нагрузочной емкости CL, которая не превышает 32 пФ для частот приблизительно до 8,0 МГц, 20 пФ для частот в диапазоне от 8,0 до 15 МГц и 10 пФ для более высоких частот. Это рекомендации, которые обеспечивают разумный компромисс между емкостью ИС, возможностями привода, отклонениями паразитной емкости и входной/выходной емкости ИС и реалистичными значениями CL. Емкость шунтирующей нагрузки CL, представленная на кристалле, может быть оценена как:

где

Cin = 5 пФ (см. Рисунок 14)
Cout = 6 пФ (см. Рисунок 14)
Ca = 1 пФ (см. Рисунок 14)
CO = емкость держателя кристалла (см. Рисунок 15)
C1 и C2 = внешние конденсаторы (см. Рисунок 13)

Частоту генератора можно «подрезать», сделав часть или всю переменную C1. Кристалл и связанные с ним компоненты должны быть расположены как можно ближе к выводам OSC_in и OSC_out, чтобы минимизировать искажения, паразитную емкость, паразитную индуктивность и время стабилизации запуска. В некоторых случаях паразитная емкость должна быть добавлена к значению C_in и C_out.

Мощность рассеивается в эффективном последовательном сопротивлении кристалла Re на рисунке 15. Уровень возбуждения, указанный производителем кристалла, представляет собой максимальное напряжение, которое кристалл может выдержать без повреждений или чрезмерный сдвиг частоты. R1 на Рисунке 13 ограничивает уровень возбуждения. В некоторых случаях использование R1 может не потребоваться (например, R1 = 0 Ом).

Чтобы убедиться, что максимальное напряжение питания постоянного тока не приводит к перегрузке кристалла, контролируйте выходную частоту как функцию напряжения на OSCout. (Следует соблюдать осторожность, чтобы минимизировать нагрузку.) Частота должна очень незначительно увеличиваться при увеличении напряжения питания постоянного тока. Перегруженный кристалл будет уменьшать частоту или становиться нестабильным с увеличением напряжения питания. Рабочее напряжение питания должно быть уменьшено или значение R1 должно быть увеличено, если существует перегрузка. Пользователь должен учитывать, что время запуска генератора пропорционально значению R1.

В процессе поставки кристаллов для использования с КМОП-инверторами многие производители кристаллов накопили опыт в разработке КМОП-генераторов с кристаллами. Обсуждения с такими производителями могут оказаться очень полезными.
4.3 Предварительное масштабирование двойного модуля
4.3.1 Обзор
Метод двухмодульного предварительного масштабирования хорошо зарекомендовал себя как метод достижения высокопроизводительной работы синтезатора частот на высоких частотах. По сути, подход позволяет использовать относительно низкочастотные программируемые счетчики в качестве высокочастотных программируемых счетчиков с быстродействием в несколько сотен МГц. Это возможно без ущерба для разрешения системы и производительности, которые возникают, если для предварительного делителя используется фиксированный (одномодульный) делитель.

При двухмодульном предварительном масштабировании счетчики более низкой скорости должны быть настроены однозначно. Необходима специальная логика управления, чтобы выбрать значение деления P или P + 1 в предварительном делителе на необходимое количество времени (см. Определение управления модулем).

4.3.2 Рекомендации по проектированию
Общее значение деления системы, N_total (NT), будет определяться приложением:

N номер запрограммирован в ÷N счетчик, A номер запрограммирован в ÷A Счетчик, P и P + 1 - это два выбираемых коэффициента деления, доступных в двухмодульных предварительных делителях. Чтобы иметь последовательность значений N_T, знак ÷A cчетчика программируется от нуля до P - 1 для определенного значения N Счетчика ÷N. Затем N увеличивается до N + 1, а знак ÷A снова упорядочивается от 0 до P - 1.
Существуют минимальные и максимальные значения, которые могут быть достигнуты для N_T. Эти значения зависят от P и размера ÷N и ÷A Счетчика.
Ограничение N? Всегда применяется. Если A_max=P-1, то N_min≥P-1. Тогда N_Tmin=(P-1) P + A или (P - 1) P, поскольку A может принять значение 0.
N_Tmax = N_max • P + A_max

Чтобы максимизировать частотную способность системы, выходной сигнал двухмодульного предварительного делителя должен изменяться от низкого до высокого после каждой группы входных циклов P или P + 1. Предделитель должен делиться на P, когда его линия управления модулем высокий и P + 1, когда его MC низкий.
Для максимальной частоты предделителя (f_VCOmax) значение, используемое для P, должно быть достаточно большим, чтобы:
1. f_VCOmax, деленное на P, не может превышать частотную характеристику f_in (ввод для счетчиков ÷N и ÷A).
2. Период f_VCO, деленный на P, должен быть больше суммы времен:

а) Задержка распространения через двухмодульный предварительный делитель.
б) Время установки или восстановления предделителя относительно его сигнала MC.
c) Время распространения сигнала от плавника до выхода MC для устройства синтезатора частоты.

Иногда полезного упрощения программного кода можно достичь, выбрав для P значения 8, 16, 32 или 64. В этих случаях желаемое значение NT получается, когда N_T в двоичном формате используется в качестве программного кода для ÷N и ÷А счетчики обрабатываются следующим образом:
1. Допустим, что ÷A Счетчик содержит биты «а», где 2^а≥ P.
2. Всегда программировать все высшего порядка ÷A Счетчик бит выше «а» равен 0.
3. Допустим, что ÷N счетчик и ÷A Счетчик (с игнорированием всех битов более высокого порядка выше «а»), объединенный в один двоичный счетчик длиной n+a бит (n = количество ступеней делителя в Счетчик ÷N). Старший бит этого «гипотетического» счетчика должен соответствовать старшему разряду ÷N, а LSB должен соответствовать LSB ÷A. Системное делительное значение N_T теперь получается, когда значение N_T в двоичном формате используется для программирования «нового» n+a битового счетчика.
Используя два устройства, можно получить несколько значений двойного модуля.
5. Размеры

MC145151-2 and MC145152-2 PLL Frequency Synthesizers (CMOS)

MC145151-2 and MC145152-2
PLL Frequency Synthesizers
(CMOS)