СИСТЕМА ДИСТАНЦИОННОГО УПРАВЛЕНИЯ
В.ВАСИЛЕНКО, г.Свердловск, Луганской обл.
Система дистанционного управления, о которой идет речь в статье, состоит из шифратора и дешифратора и позволяет управлять семью различными нагрузками. Оба устройства выполнены на КМОП-микросхемах и поэтому очень экономичны.
Для передачи команд используется числоимпульсный код. Каждой нагрузке поставлена в соответствие своя команда (от одного до семи импульсов фиксированной длительности). Команды подаются поочередно. Первое нажатие кнопки подключает нагрузку, второе нажатие этой же кнопки отключает ее.
Схема шифратора приведена на рис.1, схема дешифратора - на рис.2, а форма сигнала на их выходах - на рис.3. Особенность шифратора состоит в том, что его основой является ИМС импульсного номеронабирателя КР1008ВЖ10, в которую встроено большинство необходимых узлов. Опишу кратко микросхему номеронабирателя и назначение ее выводов.
Puc.1
Входы Y0...Y3 (выводы 16...13), Х0...Х2 (выводы 3...5) предназначены для подключения клавиатурной матрицы; входы R1, С, R2 (выводы 7...9) - для подключения внешних навесных элементов тактового генератора; вход U (вывод 1) - напряжение питания; вход 0V (вывод 6) - общий; вход 0US (вывод 2) - общий вывод встроенного стабилизатора; вход HS (вывод 17) - вход от "рычажного переключателя" (положение трубки); вход DRS (вывод 10) - выбор частоты кодовой посылки (10 или 20 импульсов в секунду); вход M/S (вывод 11) - выбор отношения импульс/пауза (3:2 или 2:1); выход NSA (вывод 12) - выход разговорного ключа (в данном случае не используется); выход NSI (вывод 18) - выход импульсного ключа. Выходы NSI и NSA выполнены по схеме с открытым коллектором. Более подробно микросхема описана в[1].
Частота следования посылок выбрана равной 10 имп/с (вход DRS соединен с общим проводом), отношение импульс/пауза - 2:1 (вход M/S соединен с "+5 В), т.е. длительность посылки логического "О" равна 66,6 мс, логической "1" - 33,3 мс. Выход импульсного ключа через "притягивающий" резистор R4 соединен с +5 В.
При нажатии любой из кнопок на выходе (выводе 18) DD1 появляется импульсная последовательность частотой 10 Гц с числом импульсов, равным номеру нажатой кнопки, и амплитудой, практически равной напряжению питания. Через буферные элементы DD2.1, DD2.2 она поступает на выход дешифратора (кривая 1 на рис.3). Цепочка R3-C2 служит для начальной установки микросхемы номеранабирателя при включении питания.
С выхода шифратора импульсная последовательность поступает на вход дешифратора (рис.2). На входе дешифратора установлен формирователь, состоящий из элемента DD1.1 ("ИСКЛЮЧАЮЩЕЕ ИЛИ"), R1, С1. Такой -формирователь обладает свойствами триггера Шмитта и интегрирующей цепочки. Импульсы на его выходе имеют крутые фронты независимо от крутизны фронтов входных импульсов. Кроме того, он подавляет импульсные помехи малой длительности, т.к. конденсатор С1 не успевает быстро зарядиться до порога переключения элемента DD1.1.
Puc.2
С выхода элемента DD1.1 импульсы поступают на детектор паузы, который собран на элементах DD1.2, R2, С2, VD1. Так же как и DD1.1, элемент DD1.2 работает как усилитель-повторитель сигнала, поскольку один из его входов соединен с общим проводом.
Детектор паузы работает следующим образом. Первый отрицательный импульс последовательности, проходя через диод VD1 на вход элемента DD1.2, переключает его в состояние логического "О". В паузах между соседними импульсами последовательности конденсатор С2 заряжается через резистор R2, однако при этом напряжение на входе элемента DD1.2 не достигает порога переключения. Каждый последующий импульс через диод VD1 быстро разряжает конденсатор С2 (рис.3, кривые 2,3), поэтому во время прохождения последовательности на выходе элемента DD1.2 будет логический "О". В паузах между последовательностями импульсов, напряжение на конденсаторе С2 достигает порога переключения, и элемент DD1.2 переключается в логическую "1".
Puc.3
Импульсы с выхода формирователя поступают также на счетный вход CN счетчика DD2.1, поэтому после окончания последовательности на его выходах присутствует двоичный код числа импульсов. Этот код поступает на адресные входы мультиплексора DD3. Логический "О" на выходе детектора паузы через элементы задержки DD1.3, DD1.4, R3, С3 поступает на инверсный вход V мультиплексора, разрешая прохождение сигнала с его входа Х на выход, код которого установлен на адресных входах.
Через некоторое время tз1 (около 100 мс), определяемое элементами R2, С2 детектора паузы, выход элемента DD1.2 установится в состояние логической "1". Этот перепад со входа пройдет на один из выходов мультиплексора DD3, устанавливая соответствующий триггер в состояние логической "1". Повторная передача такой же последовательности установит этот же триггер в состояние логического "О". Через некоторое время tз2 (рис.3, кривая 4), определяемое элементами R3, СЗ, положительный перепад с выхода элемента DD1.4 поступит на вход сброса R счетчика DD2.1 и установит его в исходное состояние; высокий уровень на выходе элемента DD1.4 переведет все каналы мультиплексора в разомкнутое состояние. Дешифратор готов к приему новой импульсной последовательности. Цепочка R11-C4 устанавливает все триггеры в исходное состояние (логический "О") при включении питания.
Все входы неиспользуемых инверторов, счетчика, триггера подключены к общему проводу; тактовые входы используемых триггеров соединены с общим проводом через резисторы R4...R10, являющиеся одновременно нагрузкой выходов мультиплексора. К прямым выходам триггеров могут подключаются ключи, управляющие нагрузкой.
Puc.4
Ключи (на рис.4 показана схема одного) собраны на транзисторах и включают реле при появлении уровня логической "1" на входах. Контакты реле могут непосредственно коммутировать маломощные исполнительные устройства. Для мощных нагрузок используются дополнительные симисторные коммутаторы. Схема коммутатора приведена на рис.5.
Puc.5
В схеме ключей используются реле типа РЭС49 (336029001) с рабочим напряжением 27 В. Однако, как показала длительная эксплуатация, эти реле надежно срабатывают при 15 В. Светодиод VD2 (рис.4) индицирует включенное состояние соответствующего ключа.
Литература
1. Интегральные микросхемы. Микросхемы для телефонии. Вып.1. - М. Додэка, 1994.
2. Шило В.А. Популярные цифровые микросхемы. - Ч. 1989.
Радиолюбитель 3/2001, с.16-17.