KB ТРАНСИВЕР НТ981М
Алексей БЕЛЯНСКИЙ (US2II)
Синтезатор, используемый в данном трансивере, является дальнейшим развитием конструкции, описанной в [1, 2]. Это однопетлевой PLL (далее по тексту ФАПЧ) синтезатор с относительно высокой частотой сравнения (8 кГц) и ГУН, работающий в диапазоне частот 80... 125 МГц. Благодаря высокой частоте сравнения время установления частоты в худшем случае не превышает 25 мс. Применение малошумящих СВЧ транзисторов, тщательная проработка схемотехники и выбор компонентов ГУН вместе с просчитанной по методике Philips (документ AN91004) и смоделированной на ЭВМ цепи обратной связи ФАПЧ обеспечило низкий уровень собственных шумов синтезатора. Частота ГУН, лежащая в УКВ диапазоне, делится в 4... 18 раз, что также в соответствующее число раз снижает фазовый шум, свойственный синтезаторам с ФАПЧ.
Основные технические характеристики
Выходная частота синтезатора, МГц ............ .8,89...62,5
Минимальный шаг перестройки частоты, Гц .......... .3...8
Время установления частоты*, мс, не более ............ .25
Долговременная нестабильность частоты**, не хуже ..... .10~6
Погрешность индикации частоты, Гц .................. .100
Точность установки значения ПЧ, Гц ................. .100
Ток, потребляемый от источника питания, мА, не более ....................57
Габариты, мм ............ .80x82x15
* Зависит от диапазона.
** Определяется качеством примененного кварцевого резонатора.
На выходе синтезатора формируются импульсы с частотой, вдвое большей, чем необходимо. Эта частота делится непосредственно в смесителе трансивера триггером, формирующим противофазный сигнал, который управляет ключевыми диодами смесителя.
Puc.15
На рис. 15 показана блок-схема синтезатора (узла А7). Блоки 1 (делитель с переменным коэффициентом деления), 2 (импульсно-фазовый детектор), 4 (фильтр нижних частот) и 7 (генератор, управляемый напряжением) формируют сетку частот с шагом 8 кГц. Они охвачены петлей ФАПЧ. Шаг сетки равен частоте сравнения. Он определяется блоком 3 - делителем с фиксированным коэффициентом деления. Блоки 1, 2 и 3 входят в состав микросхемы МС 12202 фирмы Motorola. Для управления коэффициентом деления ДПКД и ДФКД используются регистры с последовательной загрузкой, которые также входят в состав микросхемы, но для упрощения на схеме не показаны. Блоки 5 (подстраиваемый кварцевый генератор), 6 (управляемый делитель частоты), 8 (цифро-аналоговый преобразователь) выполнены на дискретных элементах и соответствующих своему назначению отдельных микросхемах.
Для организации перестройки в пределах восьмикилогерцового сегмента используется сдвиг частоты опорного кварцевого генератора. Это несколько снижает стабильность опорного генератора и, соответственно, общую стабильность частоты синтезатора, но, как показала практика, с этим вполне можно мириться. Кстати, в промышленных частотомерах, например 43-34, опорный кварц тоже подстраивается варикапом, и ничего - имеем долговременную нестабильность 10"8! Диапазон перестройки кварцевого генератора можно рассчитать по формуле:
ДР = Роп/(К+1), (1)
где ДР - приращение частоты опорного кварцевого генератора; Р„п - частота опорного кварцевого генератора; К - коэффициент деления ДПКД. Максимальный диапазон перестройки опорного кварцевого генератора, требуемый на минимальной рабочей частоте ГУН, т.е. на частоте 80 МГц, может быть рассчитан так :
К = 80000/8 =10000; (2)
ДР=12000/( 10000+1)= 1,2 кГц. (3)
Для кварцевого резонатора с частотой 12 МГц такая расстройка реализуется достаточно просто. В этом случае дискретность перестройки частоты при использовании восьмиразрядного ЦАП составит 8000/28 = 31,25 Гц. Но это на частоте ГУН, а если учесть коэффициент деления делителя на выходе синтезатора, то эта величина составит 31,25/18=1,73 Гц. Это - минимальная физически достижимая дискретность перестройки в данном синтезаторе. Фактически дискретность перестройки на разных диапазонах не одинаковая и выравнивается программно.
Для удобства настройки она приводится к величине 12... 15 Гц. При всей привлекательности такой схемы синтезатора ей присущи две проблемы. Первая - сопряжение сегментов. Рассмотрим процесс перестройки частоты синтезатора вверх. Процессор последовательно увеличивает код регистра ЦАП, что вызывает повышение частоты опорного кварцевого генератора и, соответственно, благодаря петле ФАПЧ, частоты на выходе синтезатора. Этот процесс идет монотонно до тех пор, пока частота не достигнет границы текущего восьмикилогерцового сегмента. В этот момент процессор передает новый код коэффициента деления ДПКД, на единицу больший предыдущего. Частота на выходе синтезатора должна бы скачком увеличиться на величину частоты сравнения (8 кГц), но одновременно процессор обнуляет код ЦАП. И если значение перестройки синтезатора, приведенное к выходу, также равно 8 кГц, скачка частоты не происходит.
В этой статье процедура подбора значения перестройки частоты опорного кварцевого генератора для получения монотонности перестройки именуется сопряжением сегментов. Но так как значение сдвига частоты опорного кварцевого генератора является функцией от коэффициента деления ДПКД, т. е. от выходной частоты синтезатора, код, записываемый в ЦАП, вычисляется аналитически при каждом изменении коэффициента деления ДПКД. Вычисление этого кода в реальном времени и является первой проблемой. Вторая проблема напрямую связана с первой. Это - нелинейность регулировочной характеристики системы ЦАП - варикап - кварц. Для варикапов, примененных в синтезаторе, эта зависимость была снята экспериментально и в виде таблицы хранится в памяти контроллера.
Из вышесказанного следует, что для управления синтезатором необходим компьютер. Он может быть как внешний, например IBM PC, так и встроенный в трансивер. Вариант с управлением извне использовался на этапе макетирования синтезатора и в реальной работе мало пригоден, так как трансивер в этом случае теряет автономность. Гораздо удобнее иметь встроенный контроллер, выполняющий все функции управляющей ЭВМ. А для управления от внешнего компьютера гораздо лучше иметь какой-нибудь стандартный интерфейс, например, CI-V фирмы ICOM. Это позволит использовать огромное количество прикладных радиолюбительских программ, в которых предусмотрено управление трансиверами этой фирмы.
В предлагаемом вашему вниманию аппарате данная возможность не реализована, так как для упрощения и удешевления синтезатора был применен младший контроллер семейства AVR, у которого объем памяти программ не позволяет реализовать этот протокол. Описание же "продвинутой" версии контроллера выходит за рамки этой статьи. Теперь обратимся к схеме на рис. 16. Так как быстродействующий RISC-процессор серии 90S создает несколько больший уровень помех, чем 89С2051, использованный в прeдыдущей версии синтезатора, контроллер здесь отделен от собственно синтезатора. Это облегчает экранировку отдельных узлов устройства.
Рис. 16
Кроме того, это решение повышает гибкость системы. Например, можно использовать разные контроллеры: от простейшего, с минимальными возможностями, описанного ниже, до достаточно сложного и универсального. При этом плата синтезатора не подвергается никаким изменениям.
Как уже упоминалось, основным элементом этой платы является однокристальный синтезатор МС12202 фирмы Motorola, микросхема 7DA4. Внутренний опорный генератор микросхемы не используется, так как с ним не удается получить приемлемого сдвига частоты. Напряжение опорной частоты формирует генератор, выполненный по традиционной схеме на транзисторе 7VT4. Сдвиг частоты генератора внутри резонансного интервала кварцевого резонатора осуществляется варикапами 7VD3, 7VD4, включенными встречно-последовательно в цепь резонатора. Нижнюю частоту генератора и величину сдвига можно регулировать в небольших пределах подстроечными конденсаторами 7С29 и 7С23 соответственно. При необходимости параллельно подстроечным конденсаторам включают постоянные конденсаторы 7СЗО и 7С24, емкость которых подбирают при настройке. Через емкостный делитель 7С25.7С35 сигнал опорной частоты поступает на вход BQ1 микросхемы 7DA4 (выв. 1). Управляющее напряжение сдвига подается на варикапы 7VD3, 7VD4 с ЦАП, выполненного на микросхеме 7DA1 и резисторах 7R9-7R16, 7R20-7R26.
Благодаря использованию КМОП-регистра 7DD1, который имеет достаточно стабильные уровни логического нуля и единицы, и резисторов класса точности 0,5 %, ЦАП в описываемом синтезаторе (в отличие от аналогичного узла синтезатора прошлой версии) не требует подбора элементов. Кроме того, при последовательной загрузке данных в этот регистр состояние на его выходах не меняется до поступления импульса SL (параллельной загрузки). Благодаря этому устраняется эффект "журчания" синтезатора в процессе перестройки, свойственный прошлой версии устройства. Генератор, управляемый напряжением (ГУН), выполнен на малошумящем СВЧ транзисторе 7VT3. Его особенностью является способ включения варикапов, благодаря которому генератор имеет оптимальные условия самовозбуждения при относительно широкой перестройке частоты.
В качестве частотозадающего элемента 7L1 использована микрополосковая линия. Она выполнена печатным способом непосредственно на плате синтезатора. При проектировании платы предусматривался металлический экран над линией, но при изготовлении опытного образца оказалось, что синтезатор продолжает нормально работать, даже если касаться линии пальцем! В связи с этим от экрана удалось отказаться. ГУН имеет два поддиапазона - 80...100 МГц и 100...125 МГц, которые переключаются диодом 7VD2, отключающим часть линии 7L1. При появлении логической единицы на выводе 3 микросхемы 7DD2 через резистор 7R27 и открытый транзистор 7VT1 протекает ток, который открывает диод 7VD2. Точка линии, к которой подключен диод, оказывается соединенной по переменному току с общим проводом через конденсатор 7С15. Если на выводе 3 микросхемы 7DD2 логический 0, диод закрыт напряжением, приложенным к нему через резистор 7R18 в обратной полярности, и не оказывает никакого влияния на работу ГУН. ВЧ сигнал с резистора коллекторной нагрузки 7R45 и через цепочку 7СЗЗ и 7R36 подается на вход ДПКД (вывод 10) микросхемы 7DA4. К выводам 18 и 20 (выход импульсно-фазового детектора) 7DA4 подключены транзисторы 7VT6 и 7VT7, образующие внешнюю цепь "Charge Pump", согласно терминологии, принятой в документации фирмы Motorola. Элементы 7R52, 7С41, 7R53, 7R54, 7С42, 7С45, 7С48 образуют фильтр нижних частот петли ФАПЧ.
Выходной сигнал, снимаемый с "горячего" конца линии через конденсатор малой емкости 7С17, усиливается каскадом на двухзатворном полевом транзисторе 7VT2 и через эмиттерный повторитель на транзисторе 7VT5 подается на выходной делитель, микросхему 7DD3. Последний выполнен на быстродействующем КМОП-счетчике 74АС161. Сигнал с выхода последнего разряда счетчика (вывод 11) подан на вход параллельной загрузки (вывод 9), благодаря чему, выставляя трехразрядный двоичный код на входах А, В и С, можно управлять его коэффициентом деления К (см. табл. 2). Управляющий код выходного делителя берется с выходов QA, QB, ОС регистра 7DD2.
Кроме того, с этого регистра снимаются сигнал для коммутации катушки ГУН и четырехразрядный двоичный код выбора рабочего диапазона трансивера. Этот код через фильтрующие цепочки 7С1, 7R6, 7С6, 7R5, 7С2, 7R8 и 7С7, 7R7 подается на контакты 3-6 узла А7 (сигнальные линии BAND1 - BAND4) и затем на дешифратор диапазона, находящийся в узле А2 (ДПФ). Детектор захвата ФАПЧ выполнен на транзисторе 7VT8. При захвате частоты транзистор открыт и светодиод 7VD9 светится. На контакте 10 узла А7 присутствует низкий уровень. В описываемом трансивере этот сигнал никак не используется.
На рис. 17 и рис. 18 приведен внешний вид платы синтезатора с обеих сторон.
Радио 5/2001